( en | de | ru )

 

Disambiguierung von "Fan, Qingjun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 25-GS/s 4-bit Single-core Flash ADC in 28 nm FDSOI CMOS.

, , , und . APCCAS, Seite 30-33. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Qingjun Xu

Qingjun Ma

Hua Fan

Fan Zhang

Fan Dai

 

Weitere Publikationen von Autoren mit dem selben Namen

A 500-MS/s 13-Bit SAR-Assisted Time-Interleaved Digital-Slope ADC., und . ISCAS, Seite 1-5. IEEE, (2019)A Quadrature Frequency Synthesizer with 118.7-fs Jitter, 27.94% Locking Range for Multiband 5G mmW Applications., , , , , und . ISCAS, Seite 1-4. IEEE, (2020)A 25-GS/s 4-bit Single-core Flash ADC in 28 nm FDSOI CMOS., , , und . APCCAS, Seite 30-33. IEEE, (2018)A 14-bit 2.5 GS/s digital pre-distorted DAC in 65 nm CMOS with SFDR > 70 dB up to 1.2 GHz., , und . ISCAS, Seite 1-4. IEEE, (2017)RFI mitigating receiver back-end for radiometers., , , , und . IGARSS, Seite 1255-1258. IEEE, (2017)A 2.4 GS/s 10-Bit Time-Interleaved SAR ADC with a Bypass Window and Opportunistic Offset Calibration., und . ESSCIRC, Seite 301-304. IEEE, (2019)Wideband LNA with 1.9 dB noise figure in 0.18 µm CMOS for high frequency ultrasound imaging applications., , , , , , und . NEWCAS, Seite 1-4. IEEE, (2016)A Low-Power SiPM Readout Front-End with Fast Pulse Generation and Successive-Approximation Register ADC in 0.18 μm CMOS., , , , , und . ISCAS, Seite 1-4. IEEE, (2019)An Automatic Comparator Offset Calibration for High-Speed Flash ADCs in FDSOI CMOS Technology., , , , , , und . LASCAS, Seite 1-4. IEEE, (2020)A 1-GS/s 8-Bit 12.01-fJ/conv.-step Two-Step SAR ADC in 28-nm FDSOI Technology., und . ESSCIRC, Seite 99-102. IEEE, (2019)