( en | de | ru )

 

Disambiguierung von "Kuppannagari, Sanmukh R."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
NO-LESS: Near optimal curtailment strategy selection for net load balancing in micro grids.

, , und . ISGT, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

R Chaudhury

R Bässler

R Giese

R Sailer

R Oppelt

 

Weitere Publikationen von Autoren mit dem selben Namen

A High Throughput Parallel Hash Table on FPGA using XOR-based Memory., , , , und . HPEC, Seite 1-7. IEEE, (2020)How to Avoid Zero-Spacing in Fractionally-Strided Convolution? A Hardware-Algorithm Co-Design Methodology., , , und . HiPC, Seite 81-90. IEEE, (2021)Bandwidth Efficient Homomorphic Encrypted Matrix Vector Multiplication Accelerator on FPGA., , , und . FPT, Seite 1-9. IEEE, (2022)NTTGen: a framework for generating low latency NTT implementations on FPGA., , , und . CF, Seite 30-39. ACM, (2022)Efficient Generation of Energy and Performance Pareto Front for FPGA Designs (Abstract Only)., und . FPGA, Seite 273. ACM, (2015)FPGA Accelerator for Homomorphic Encrypted Sparse Convolutional Neural Network Inference., , , und . FCCM, Seite 1-9. IEEE, (2022)Efficient Neighbor-Sampling-based GNN Training on CPU-FPGA Heterogeneous Platform., , , und . HPEC, Seite 1-7. IEEE, (2021)NO-LESS: Near optimal curtailment strategy selection for net load balancing in micro grids., , und . ISGT, Seite 1-5. IEEE, (2018)Risk aware net load balancing in micro grids with high DER penetration., , und . ISGT, Seite 1-5. IEEE, (2018)Accelerating Proximal Policy Optimization on CPU-FPGA Heterogeneous Platforms., , und . FCCM, Seite 19-27. IEEE, (2020)