Autor der Publikation

A 0.4 V 298 nJ/op Neural Signal Spectral Feature Extraction Module With Novel Approximate MACs and Custom Compressors.

, , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 66-II (10): 1733-1737 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

High-Speed Simultaneous Image Distortion Correction Transformations for a Multicamera Cylindrical Panorama Real-time Video System Using FPGA., , , , , und . IEEE Trans. Circuits Syst. Video Techn., 24 (6): 1061-1069 (2014)A 0.35 V 376 Mb/s Configurable Long Integer Multiplier for Subthreshold Encryption., , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 65-II (10): 1430-1434 (2018)An FPGA acceleration system of exact helical CBCT image reconstruction., , , und . ASICON, Seite 1-4. IEEE, (2015)A high performance VLSI architecture for integer motion estimation in HEVC., , , , und . ASICON, Seite 1-4. IEEE, (2013)A FPGA real-time stereo vision system with luminance control and projected pattern., , , , und . ASICON, Seite 1-4. IEEE, (2013)An open 45nm PD-SOI standard cell library based on verified BSIM SOI spice model with predictive technology., , , , und . ASICON, Seite 1-4. IEEE, (2013)An energy efficiency optimization method in bandwidth constrained IP over WDM networks., , , , , und . ICICS, Seite 1-4. IEEE, (2013)Key component designs of subthreshold baseband processors in passive RF device., , und . ASICON, Seite 1-4. IEEE, (2013)A 0.4 V 298 nJ/op Neural Signal Spectral Feature Extraction Module With Novel Approximate MACs and Custom Compressors., , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 66-II (10): 1733-1737 (2019)Study of a FPGA real-time multi-cameras cylindrical panorama video system with low latency and high performance., , , , und . IVMSP, Seite 1-4. IEEE, (2013)