Autor der Publikation

Optimizing Hardware Accelerated General Matrix-Matrix Multiplication for CNNs on FPGAs.

, und . IEEE Trans. Circuits Syst., 67-II (11): 2692-2696 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

PertNAS: Architectural Perturbations for Memory-Efficient Neural Architecture Search., , und . DAC, Seite 1-6. IEEE, (2023)ModuloNET: Neural Networks Meet Modular Arithmetic for Efficient Hardware Masking., , , , und . IACR Trans. Cryptogr. Hardw. Embed. Syst., 2022 (1): 506-556 (2022)ModuloNET: Neural Networks Meet Modular Arithmetic for Efficient Hardware Masking., , , , und . IACR Cryptol. ePrint Arch., (2021)Accelerating Tiny YOLOv3 using FPGA-Based Hardware/Software Co-Design., , und . ISCAS, Seite 1-5. IEEE, (2020)Multiple Beacon Based Robust Cooperative Spectrum Sensing in MIMO Cognitive Radio Networks under CSI Uncertainty., , und . VTC Spring, Seite 1-5. IEEE, (2017)Autonomous Aerial Swarming in GNSS-denied Environments with High Obstacle Density., , , , , , und . ICRA, Seite 570-576. IEEE, (2021)Optimizing Hardware Accelerated General Matrix-Matrix Multiplication for CNNs on FPGAs., und . IEEE Trans. Circuits Syst., 67-II (11): 2692-2696 (2020)Accel-NASBench: Sustainable Benchmarking for Accelerator-Aware NAS., , , und . CoRR, (2024)Towards Design Space Exploration and Optimization of Fast Algorithms for Convolutional Neural Networks (CNNs) on FPGAs., und . DATE, Seite 1106-1111. IEEE, (2019)Fast and Practical Strassen's Matrix Multiplication using FPGAs., , und . FPL, Seite 311-317. IEEE, (2024)