( en | de | ru )

 

Disambiguierung von "Orenes-Vera, Marcelo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Wafer-Scale Fast Fourier Transforms.

, , , , , und . CoRR, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rafael Eurico Block Siqueira Cavalcanti Veras

Galo Vera Chamaza

Leonardo Verano Gamboa

Enrique Vera López

Peter Veranneman-Watervliet

 

Weitere Publikationen von Autoren mit dem selben Namen

AutoSVA: Democratizing Formal Verification of RTL Module Interactions., , , und . DAC, Seite 535-540. IEEE, (2021)Wafer-Scale Fast Fourier Transforms., , , , , und . ICS, Seite 180-191. ACM, (2023)Wafer-Scale Fast Fourier Transforms., , , , , und . CoRR, (2022)Tascade: Hardware Support for Atomic-free, Asynchronous and Efficient Reduction Trees., , , und . CoRR, (2023)A Simulator and Compiler Framework for Agile Hardware-Software Co-design Evaluation and Exploration., , , , , und . ICCAD, Seite 97:1-97:9. IEEE, (2020)CIFER: A 12nm, 16mm2, 22-Core SoC with a 1541 LUT6/mm2 1.92 MOPS/LUT, Fully Synthesizable, CacheCoherent, Embedded FPGA., , , , , , , , , und 9 andere Autor(en). CICC, Seite 1-2. IEEE, (2023)The MosaicSim Simulator (Full Technical Report)., , , , , , , , , und . CoRR, (2020)Dalorex: A Data-Local Program Execution and Architecture for Memory-bound Applications., , , und . HPCA, Seite 718-730. IEEE, (2023)DECADES: A 67mm2, 1.46TOPS, 55 Giga Cache-Coherent 64-bit RISC-V Instructions per second, Heterogeneous Manycore SoC with 109 Tiles including Accelerators, Intelligent Storage, and eFPGA in 12nm FinFET., , , , , , , , , und 7 andere Autor(en). CICC, Seite 1-2. IEEE, (2023)DCRA: A Distributed Chiplet-based Reconfigurable Architecture for Irregular Applications., , , und . CoRR, (2023)