Autor der Publikation

A Partitioning Methodology for Accelerating Applications in Hybrid Reconfigurable Platforms.

, , , , und . DATE, Seite 247-252. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The VLSI implementation of a baseband receiver for DECT-based portable applications., , , , , , , , , und . ISCAS (1), Seite 198-201. IEEE, (1999)Low power synthesis of sum-of-product computation in DSP algorithms., , , und . ISCAS (6), Seite 420-423. IEEE, (1999)Power exploration of multimedia applications realized on embedded cores., , , und . ISCAS (4), Seite 378-381. IEEE, (1999)An efficient probabilistic method for logic circuits using real delay gate model., , , , und . ISCAS (1), Seite 286-289. IEEE, (1999)Performance comparison of DWT scheduling alternatives on programmable platforms., , , , , und . ISCAS (2), Seite 761-764. IEEE, (2001)A Fast DCT Processor, Based on Special Purpose CORDIC Rotators., , , und . ISCAS, Seite 271-274. IEEE, (1994)Power, performance and area exploration of block matching algorithms mapped on programmable processors., , , , , , , und . ICIP (3), Seite 728-731. IEEE, (2001)Trade-Off Analysis of a Low-Power Image Coding Algorithm., , , und . VLSI Signal Processing, 18 (1): 65-80 (1998)Image reconstruction on a special purpose array processor., und . Image Vis. Comput., 10 (7): 479-484 (1992)A methodology for speeding up matrix vector multiplication for single/multi-core architectures., , , und . J. Supercomput., 71 (7): 2644-2667 (2015)