( en | de | ru )

 

Disambiguierung von "Cong, Jason"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 60GHz on-chip RF-Interconnect with λ/4 coupler for 5Gbps bi-directional communication and multi-drop arbitration.

, , , , , , , und . CICC, Seite 1-4. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ian Jason

Irene Congehl

Martha Congehl

Salvador Congost Zimmermann

Lina Cong

 

Weitere Publikationen von Autoren mit dem selben Namen

Delay optimal low-power circuit clustering for FPGAs with dual supply voltages., und . ISLPED, Seite 70-73. ACM, (2004)Simultaneous Timing Driven Clustering and Placement for FPGAs., und . FPL, Volume 3203 von Lecture Notes in Computer Science, Seite 158-167. Springer, (2004)An automated design flow for 3D microarchitecture evaluation., , , , , und . ASP-DAC, Seite 384-389. IEEE, (2006)Customizable domain-specific computing.. FPL, Seite 1. IEEE, (2009)An FPGA-Based BWT Accelerator for Bzip2 Data Compression., , , und . FCCM, Seite 96-99. IEEE, (2019)Hardware Acceleration of Long Read Pairwise Overlapping in Genome Sequencing: A Race Between FPGA and GPU., , , , und . FCCM, Seite 127-135. IEEE, (2019)Automated Systolic Array Architecture Synthesis for High Throughput CNN Inference on FPGAs., , , , , , , und . DAC, Seite 29:1-29:6. ACM, (2017)Automated accelerator generation and optimization with composable, parallel and pipeline architecture., , , und . DAC, Seite 154:1-154:6. ACM, (2018)Pin assignment with global routing for general cell designs.. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 10 (11): 1401-1412 (1991)Buffer block planning for interconnect planning and prediction., , und . IEEE Trans. Very Large Scale Integr. Syst., 9 (6): 929-937 (2001)