( en | de | ru )

 

Disambiguierung von "Mitra, Subhasish"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Building high performance transistors on carbon nanotube channel.

, , , , , , , , , , , , , , , , , , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Uwe Mitransky

Thomas Mitra

Mitra Westermann

Mitra Pourmansour

Mitra Nikpay

 

Weitere Publikationen von Autoren mit dem selben Namen

Hot Chips 28., und . IEEE Micro, 37 (2): 5-6 (2017)Transforming nanodevices into nanosystems: The N3XT 1, 000X.. LATS, Seite 6. IEEE, (2016)Cross-layer resilience challenges: Metrics and optimization., , und . DATE, Seite 1029-1034. IEEE Computer Society, (2010)Overcoming Early-Life Failure and Aging for Robust Systems., , , , und . IEEE Des. Test Comput., 26 (6): 28-39 (2009)System-Level Effects of Soft Errors in Uncore Components., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (9): 1497-1510 (2017)Effective Pre-Silicon Verification of Processor Cores by Breaking the Bounds of Symbolic Quick Error Detection., , , , , , , , und . CoRR, (2021)Partitioned Temporal Dithering for Efficient Epiretinal Electrical Stimulation., , , , , , , , , und 1 andere Autor(en). NER, Seite 1-5. IEEE, (2023)Thermal Scaffolding for Ultra-Dense 3D Integrated Circuits., , , , , , , und . DAC, Seite 1-6. IEEE, (2023)The resilience wall: Cross-layer solution strategies., , , , , , , , , und 3 andere Autor(en). VLSI-DAT, Seite 1-11. IEEE, (2014)Imperfection-immune Carbon Nanotube digital VLSI., und . ICCD, Seite 1. IEEE Computer Society, (2009)