( en | de | ru )

 

Disambiguierung von "Chen, Mike Shuo-Wei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A fractional-N digital PLL with background-dither-noise-cancellation loop achieving <-62.5dBc worst-case near-carrier fractional spurs in 65nm CMOS.

, und . ISSCC, Seite 394-396. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wei Chen

Wei Chen

Wei Chen

Wei Chen

Wei Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

A fractional-N digital PLL with background-dither-noise-cancellation loop achieving <-62.5dBc worst-case near-carrier fractional spurs in 65nm CMOS., und . ISSCC, Seite 394-396. IEEE, (2018)Impact of Sampling Jitter on Mostly-Digital Architectures for UWB Bio-Medical Applications., , , , , und . ICC, Seite 5769-5774. IEEE, (2007)16.7 A 40MHz-BW 76.2dB/78.0dB SNDR/DR Noise-Shaping Nonuniform Sampling ADC with Single Phase-Domain Level Crossing and Embedded Nonuniform Digital Signal Processor in 28nm CMOS., und . ISSCC, Seite 262-264. IEEE, (2020)High-Speed Digital-to-Analog Converter Design Towards High Dynamic Range., und . CICC, Seite 1-8. IEEE, (2022)27.1 A 12b 2GS/s dual-rate hybrid DAC with pulsed timing-error pre-distortion and in-band noise Cancellation Achieving >74dBc SFDR up to 1GHz in 65nm CMOS., und . ISSCC, Seite 456-457. IEEE, (2016)A 95-MS/s 11-bit 1.36-mW asynchronous SAR ADC with embedded passive gain in 65nm CMOS., , und . CICC, Seite 1-4. IEEE, (2013)Transfer Learning with Bayesian Optimization-Aided Sampling for Efficient AMS Circuit Modeling., , , , und . ICCAD, Seite 119:1-119:9. IEEE, (2020)Analog/Mixed-Signal Circuit Synthesis Enabled by the Advancements of Circuit Architectures and Machine Learning Algorithms., , , , , und . ASP-DAC, Seite 100-107. IEEE, (2022)A Memristor-Based Analog Accelerator for Solving Quadratic Programming Problems., , , , , , , , , und 4 andere Autor(en). CICC, Seite 1-2. IEEE, (2023)A non-uniform sampling ADC architecture with embedded alias-free asynchronous filter., und . GLOBECOM, Seite 3707-3712. IEEE, (2012)