( en | de | ru )

 

Disambiguierung von "Ainspan, Herschel A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An 8×8 Silicon Photonic Switch Module with Nanosecond-Scale Reconfigurability.

, , , , , , , und . OFC, Seite 1-3. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andreas Herschel

Olga Herschel

Wilhelm Herschel

Knut Herschel

Manfred Herschel

 

Weitere Publikationen von Autoren mit dem selben Namen

A 1.8-pJ/bit 16×16-Gb/s source synchronous parallel interface in 32nm SOI CMOS with receiver redundancy for link recalibration., , , , , , , , und . CICC, Seite 1-4. IEEE, (2015)FEC-Free 60-Gb/s Silicon Photonic Link Using SiGe-Driver ICs Hybrid-Integrated with Photonics-Enabled CMOS., , , , , , , , , und 1 andere Autor(en). OFC, Seite 1-3. IEEE, (2018)A 5.2 GHz 3.3 V I/Q SiGe RF transceiver., , und . CICC, Seite 217-220. IEEE, (1999)Digital-to-Analog Converters for 100+ Gb/s Wireline Transmitters: Architectures, Circuits, and Calibration., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-8. IEEE, (2024)A 250-mW 60-GHz CMOS Transceiver SoC Integrated With a Four-Element AiP Providing Broad Angular Link Coverage., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 55 (6): 1516-1529 (2020)Bang-bang digital PLLs at 11 and 20GHz with sub-200fs integrated jitter for high-speed serial communication applications., , , , , , und . ISSCC, Seite 94-95. IEEE, (2009)TCAD structure synthesis and capacitance extraction of a voltage-controlled oscillator using automated layout-to-device synthesis methodology., , , , , , und . CICC, Seite 1-4. IEEE, (2014)CMOS circuits for Gb/s serial data communication., , , , , und . IBM J. Res. Dev., 39 (1-2): 73-82 (1995)Experimental Analysis of Substrate Noise Effect on PLL Performance., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 55-II (7): 638-642 (2008)Functional block extraction for hardware security detection using time-integrated and time-resolved emission measurements., , und . VTS, Seite 1-6. IEEE Computer Society, (2014)