Autor der Publikation

VLSI floorplan generation and area optimization using AND-OR graph search.

, , und . VLSI Design, Seite 370-375. IEEE Computer Society, (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Synthesis Method for Quaternary Quantum Logic Circuits., , und . VDAT, Volume 7373 von Lecture Notes in Computer Science, Seite 270-280. Springer, (2012)Physiological Information Leakage: A New Frontier in Health Information Security., , , und . IEEE Trans. Emerg. Top. Comput., 4 (3): 321-334 (2016)Special Session: Quantum Error Correction in Near Term Systems., und . ICCD, Seite 9-12. IEEE, (2020)GreyConE: Greybox Fuzzing + Concolic Execution Guided Test Generation for High Level Designs., , , und . ITC, Seite 494-498. IEEE, (2022)Selective Sensitization of Useless Sneak-Paths for Test Optimization in Memristor-Arrays., , und . VLSID, Seite 383-388. IEEE, (2019)Tutorial T4: Intellectual Property Protection and Security in System-on-Chip Design., und . VLSI Design, Seite 18-19. IEEE Computer Society, (2012)Approximate Ternary Quantum Error Correcting Code with Low Circuit Cost., und . ISMVL, Seite 34-39. IEEE, (2020)VLSI floorplan generation and area optimization using AND-OR graph search., , und . VLSI Design, Seite 370-375. IEEE Computer Society, (1995)A Modeling Approach for Addressing Power Supply Switching Noise Related Failures of Integrated Circuit., , , und . DATE, Seite 1078-1083. IEEE Computer Society, (2004)Fsimac: a fault simulator for asynchronous sequential circuits., , , , und . Asian Test Symposium, Seite 114-119. IEEE Computer Society, (2000)