Autor der Publikation

Optimization of gate-level area in high throughput Multiple Constant Multiplications.

, , , und . ECCTD, Seite 588-591. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Area optimization algorithms in high-speed digital FIR filter synthesis., und . SBCCI, Seite 64-69. ACM, (2008)A Satisfiability-Based Approximate Algorithm for Logic Synthesis Using Switching Lattices., und . DATE, Seite 1637-1642. IEEE, (2019)Exact and Approximate Algorithms for the Optimization of Area and Delay in Multiple Constant Multiplications., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (6): 1013-1026 (2008)CMOS Implementation of Switching Lattices., , und . DATE, Seite 274-277. IEEE, (2020)Optimization of Area in Digital FIR Filters using Gate-Level Metrics., , , und . DAC, Seite 420-423. IEEE, (2007)Optimization of Area and Delay at Gate-Level in Multiple Constant Multiplications., , , und . DSD, Seite 3-10. IEEE Computer Society, (2010)Effect of Number Representation on the Achievable Minimum Number of Operations in Multiple Constant Multiplications., , , , und . SiPS, Seite 424-429. IEEE, (2007)Hardware Obfuscation of Digital FIR Filters., , , und . DDECS, Seite 68-73. IEEE, (2022)Multiplierless Design of Linear DSP Transforms., , , und . VLSI-SoC (Selected Papers), Volume 379 von IFIP Advances in Information and Communication Technology, Seite 73-93. Springer, (2011)Radix-2 Decimation in Time (DIT) FFT implementation based on a Matrix-Multiple Constant multiplication approach., , , , , und . ICECS, Seite 859-862. IEEE, (2010)