Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A trimless, 0.5V-1.0V wide voltage operation, high density SRAM macro utilizing dynamic cell stability monitor and multiple memory cell access.

K. Kushida, O. Hirabayashi, F. Tachibana, H. Hara, A. Kawasumi, A. Suzuki, Y. Takeyama, Y. Fujimura, Y. Niki, M. Shizuno, S. Sasaki, und T. Yabe. A-SSCC, Seite 161-164. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fumihiko Sato

Weitere Publikationen von Autoren mit dem selben Namen

A 12.8 GB/S Daisy Chain-Based Downlink I/F Employing Spectrally Compressed Multi-Band Multiplexing for High-Bandwidth and Large-Capacity Storage Systems.Y. Tsubouchi, D. Miyashita, Y. Satoh, T. Toi, F. Tachibana, M. Morimoto, J. Wadatsumi, und J. Deguchi. VLSI Circuits, Seite 149-150. IEEE, (2018)A 27% active and 85% standby power reduction in dual-power-supply SRAM using BL power calculator and digitally controllable retention circuit.F. Tachibana, O. Hirabayashi, Y. Takeyama, M. Shizuno, A. Kawasumi, K. Kushida, A. Suzuki, Y. Niki, S. Sasaki, T. Yabe und 1 andere Autor(en). ISSCC, Seite 320-321. IEEE, (2013)Live Demonstration: FPGA-Based CNN Accelerator with Filter-Wise-Optimized Bit Precision.K. Nakata, A. Maki, D. Miyashita, F. Tachibana, T. Suzuki, und J. Deguchi. ISCAS, Seite 1. IEEE, (2019)Energy efficiency deterioration by variability in SRAM and circuit techniques for energy saving without voltage reduction.A. Kawasumi, Y. Takeyama, O. Hirabayashi, K. Kushida, F. Tachibana, Y. Niki, S. Sasaki, und T. Yabe. ICICDT, Seite 1-4. IEEE, (2012)FPGA-based CNN Processor with Filter-Wise-Optimized Bit Precision.A. Maki, D. Miyashita, K. Nakata, F. Tachibana, T. Suzuki, und J. Deguchi. A-SSCC, Seite 47-50. IEEE, (2018)Quantization Strategy for Pareto-optimally Low-cost and Accurate CNN.K. Nakata, D. Miyashita, A. Maki, F. Tachibana, S. Sasaki, J. Deguchi, und R. Fujimoto. AICAS, Seite 1-4. IEEE, (2021)A trimless, 0.5V-1.0V wide voltage operation, high density SRAM macro utilizing dynamic cell stability monitor and multiple memory cell access.K. Kushida, O. Hirabayashi, F. Tachibana, H. Hara, A. Kawasumi, A. Suzuki, Y. Takeyama, Y. Fujimura, Y. Niki, M. Shizuno und 2 andere Autor(en). A-SSCC, Seite 161-164. IEEE, (2011)A process variation compensation scheme using cell-based forward body-biasing circuits usable for 1.2V design.F. Tachibana, H. Sato, T. Yamashita, H. Hara, T. Kitahara, S. Nomura, F. Yamane, Y. Tsuboi, K. Seki, S. Matsumoto und 2 andere Autor(en). CICC, Seite 29-32. IEEE, (2008)A 187.5µVrms-read-noise 51mW 1.4Mpixel CMOS image sensor with PMOSCAP column CDS and 10b self-differential offset-cancelled pipeline SAR-ADC.J. Deguchi, F. Tachibana, M. Morimoto, M. Chiba, T. Miyaba, H. Tanaka, K. Takenaka, S. Funayama, K. Amano, K. Sugiura und 2 andere Autor(en). ISSCC, Seite 494-495. IEEE, (2013)A 56-Gb/s PAM4 Transceiver with False-Lock-Aware Locking Scheme for Mueller-Müller CDR.F. Tachibana, H. Ngo, G. Urakawa, T. Toi, M. Ashida, Y. Tsubouchi, M. Nozawa, J. Wadatsumi, H. Kobayashi, und J. Deguchi. ESSCIRC, Seite 505-508. IEEE, (2022)

BibSonomy

Disambiguierung von "Tachibana, Fumihiko"

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Fumihiko Sato

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung