( en | de | ru )

 

Disambiguierung von "Murgai, Rajeev"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Logic Synthesis for Programmable Gate Arrays.

, , , , und . DAC, Seite 620-625. IEEE Computer Society Press, (1990)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rajeev Sudra

Rajeev Gangula

Rajeev Ranjan

Rajeev Kumar

Rajeev Kavety

 

Weitere Publikationen von Autoren mit dem selben Namen

Sequential Synthesis for Table Look Up Programmable Gate Arrays., , und . DAC, Seite 224-229. ACM Press, (1993)Efficient global fanout optimization algorithms.. ASP-DAC, Seite 571-576. ACM, (2001)On Clustering for Minimum Delay/Area., , und . ICCAD, Seite 6-9. IEEE Computer Society, (1991)On Reducing Transitions Through Data Modifications., und . DATE, Seite 82-. IEEE Computer Society / ACM, (1999)Decomposition of logic functions for minimum transition activity., , und . ED&TC, Seite 404-410. IEEE Computer Society, (1995)Layout-Driven Timing Optimization by Generalized De Morgan Transform., und . ASP-DAC/VLSI Design, Seite 647-654. IEEE Computer Society, (2002)An Efficient Uncertainty- and Skew-aware Methodology for Clock Tree Synthesis and Analysis., , und . VLSI Design, Seite 271-277. IEEE Computer Society, (2007)Some Recent Advances in Software and Hardware Logic Simulation., und . VLSI Design, Seite 232-238. IEEE Computer Society, (1997)Macromodeling of digital libraries for substrate noise analysis., , und . ISCAS (5), Seite 516-519. IEEE, (2004)Clock Distribution Architectures: A Comparative Study., , , , , , , und . ISQED, Seite 85-91. IEEE Computer Society, (2006)