Autor der Publikation

Reduced Complementary Dynamic and Differential Logic: A CMOS Logic Style for DPA-Resistant Secure IC Design.

, , und . VLSI Design, Seite 699-705. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Exploitation of multicore systems in a Java virtual machine., , , und . IBM J. Res. Dev., 54 (5): 1 (2010)6th Workshop on Advances in Open Runtimes and Cloud Performance Technologies., und . CASCON, Seite 222. ACM, (2022)Cache line reservation: exploring a scheme for cache-friendly object allocation., , , , und . CASCON, Seite 247-260. ACM, (2009)A Lock Contention Classifier Based on Java Lock Contention Anti-Patterns., , , , , und . ICMLA, Seite 1106-1113. IEEE, (2023)Automatically Reducing Repetitive Synchronization with a Just-in-Time Compiler for Java., und . CGO, Seite 27-36. IEEE Computer Society, (2005)A Novel Approach to Performance-Oriented Datapath Allocation and Floorplanning., und . ISVLSI, Seite 323-328. IEEE Computer Society, (2006)Identification of Java lock contention anti-patterns based on run-time performance data., , , , und . AST@ICSE, Seite 209-213. ACM, (2024)Removing redundancy via exception check motion., , und . CGO, Seite 134-143. ACM, (2008)Experiences with Multi-threading and Dynamic Class Loading in a Java Just-In-Time Compiler., , , und . CGO, Seite 87-97. IEEE Computer Society, (2006)Experiences in designing a robust and scalable interpreter profiling framework., , , und . CGO, Seite 14:1-14:10. IEEE Computer Society, (2013)