( en | de | ru )

 

Disambiguierung von "Panda, Rajendran"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Noise propagation and failure criteria for VLSI designs.

, , , , , , , und . ICCAD, Seite 587-594. ACM / IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chitra Rajendran

Vidyalakshmi Rajendran

Satyananda Panda

Lawrence Rajendran

Ranjithkumar Rajendran

 

Weitere Publikationen von Autoren mit dem selben Namen

Duet: an accurate leakage estimation and optimization tool for dual-Vt circuits., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 10 (2): 79-90 (2002)Hierarchical analysis of power distribution networks., , , , , und . DAC, Seite 150-155. ACM, (2000)Model and analysis for combined package and on-chip power grid simulation., , , , , und . ISLPED, Seite 179-184. ACM, (2000)Technology-Dependent Transformations for Low-Power Synthesis., und . DAC, Seite 650-655. ACM Press, (1997)Stochastic variational analysis of large power grids considering intra-die correlations., , , und . DAC, Seite 211-216. ACM, (2006)Migration: A New Technique to Improve Synthesized Designs Through Incremental Customization., , , , und . DAC, Seite 388-391. ACM Press, (1998)Removing user specified false paths from timing graphs., , und . DAC, Seite 270-273. ACM, (2000)Table look-up based compact modeling for on-chip interconnect timing and noise analysis., , , , , , und . ISCAS (4), Seite 668-671. IEEE, (2003)A novel technique for incremental analysis of on-chip power distribution networks., , , , und . ICCAD, Seite 817-823. IEEE Computer Society, (2007)Noise propagation and failure criteria for VLSI designs., , , , , , , und . ICCAD, Seite 587-594. ACM / IEEE Computer Society, (2002)