( en | de | ru )

 

Disambiguierung von "Li, Jin-Fu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Built-in redundancy analysis for memory yield improvement.

, , , und . IEEE Trans. Reliab., 52 (4): 386-399 (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fu Li

Li Jin

Jin Li

Jin Li

Jin Li

 

Weitere Publikationen von Autoren mit dem selben Namen

Hardware Trojans of Computing-In-Memories: Issues and Methods., , und . DFT, Seite 1-6. IEEE, (2023)Software-hardware-cooperated built-in self-test scheme for channel-based DRAMs., , , , , , und . ITC-Asia, Seite 107-111. IEEE, (2017)A built-in self-repair scheme for DRAMs with spare rows, columns, and bits., , , , , und . ITC, Seite 1-7. IEEE, (2016)Testing priority address encoder faults of content addressable memories.. ITC, Seite 8. IEEE Computer Society, (2005)A Built-In Self-Repair Scheme for Semiconductor Memories with 2-D Redundancy., , , , , , und . ITC, Seite 393-402. IEEE Computer Society, (2003)Hierarchical Test Integration Methodology for 3-D ICs., , , , , und . IEEE Des. Test, 32 (4): 59-70 (2015)3D Test Wrapper Chain Optimization with I/O Cells Binding Considered., , , und . 3DIC, Seite 1-4. IEEE, (2019)A Simulator for E aluating Redundancy Analysis Algorithms of Repairable Embedded Memories., , , und . IOLTW, Seite 262-. IEEE Computer Society, (2002)A hybrid built-in self-test scheme for DRAMs., , , , , , , , und . VLSI-DAT, Seite 1-4. IEEE, (2015)A hybrid ECC and redundancy technique for reducing refresh power of DRAMs., , , , , , , und . VTS, Seite 1-6. IEEE Computer Society, (2013)