( en | de | ru )

 

Disambiguierung von "Flynn, Michael P."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A "digital" 6-bit ADC in 0.25-μm CMOS.

, und . IEEE J. Solid State Circuits, 37 (3): 432-437 (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Robynne Flynn-Diez

Choi-Yeung-Chang Flynn

Sharon Flynn

Linda Jessica Flynn

Michael P Maier

 

Weitere Publikationen von Autoren mit dem selben Namen

A new transponder architecture for long-range telemetry applications., und . ECCTD, Seite 177-180. IEEE, (2005)A wirelessly powered log-based closed-loop deep brain stimulation SoC with two-way wireless telemetry for treatment of neurological disorders., , , , , und . VLSIC, Seite 70-71. IEEE, (2012)Enabling closed-loop neural interface: A bi-directional interface circuit with stimulation artifact cancellation and cross-channel CM noise suppression., , , , , und . VLSIC, Seite 108-. IEEE, (2015)A "digital" 6-bit ADC in 0.25-μm CMOS., und . IEEE J. Solid State Circuits, 37 (3): 432-437 (2002)A 64 Channel Programmable Closed-Loop Neurostimulator With 8 Channel Neural Amplifier and Logarithmic ADC., , , und . IEEE J. Solid State Circuits, 45 (9): 1935-1945 (2010)A 16-Element 4-Beam 1 GHz IF 100 MHz Bandwidth Interleaved Bit Stream Digital Beamformer in 40 nm CMOS., , , und . IEEE J. Solid State Circuits, 53 (5): 1302-1312 (2018)EP2: You're hired! The top 25 interview questions for circuit designers., und . ISSCC, Seite 516. IEEE, (2013)A 28.5-33.5GHz fractional-N PLL using a 3rd order noise shaping time-to-digital converter with 176fs resolution., , und . ESSCIRC, Seite 376-379. IEEE, (2015)ADC trends and impact on SAR ADC architecture and analysis., und . CICC, Seite 1-8. IEEE, (2015)A Simultaneous Multiband Continuous-Time ΔΣ ADC With 90-MHz Aggregate Bandwidth in 40-nm CMOS., und . ESSCIRC, Seite 1-4. IEEE, (2019)