( en | de | ru )

 

Disambiguierung von "Bawedin, Maryline"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Back-gate effects and detailed characterization of junctionless transistor.

, , , , , , , und . ESSDERC, Seite 282-285. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Maryline Cestier

 

Weitere Publikationen von Autoren mit dem selben Namen

Compact MOS Structure & Design for Ion-Ioff Thermal control in 28nm UTBB FD-SOI CMOS technology., , und . ICICDT, Seite 1-4. IEEE, (2019)1T1C Ultra low power relative Thermal-Voltage sensor in 28nm UTBB FD-SOI CMOS technology for standard, spatial and quantum applications., , und . ICICDT, Seite 1-4. IEEE, (2019)Sharp switching, hysteresis-free characteristics of Z2-FET for fast logic applications., , , , , und . ESSDERC, Seite 74-77. IEEE, (2018)Why are SCE overestimated in FD-SOI MOSFETs?, , , , und . ESSDERC, Seite 304-307. IEEE, (2013)FDSOI devices: Issues and innovative solutions., und . ESSDERC, Seite 117-120. IEEE, (2016)Optimized in situ heating control on a new MOS device structure in 28nm UTBB FD-SOI CMOS technology., , und . ICICDT, Seite 157-160. IEEE, (2018)Mobility spectrum analysis of magnetoresistance in fully-depleted MOSFETs., , , , , und . ESSDERC, Seite 409-412. IEEE, (2014)CMOS VT characterization by capacitance measurements in FDSOI PIN gated diodes., , , , , und . ESSDERC, Seite 405-408. IEEE, (2014)Carrier lifetime evaluation in FD-SOI layers., , , , und . ESSDERC, Seite 140-143. IEEE, (2017)Magnetoresistance measurements and unusual mobilitiy behavior in FD MOSFETs., , , , , , und . ESSDERC, Seite 296-299. IEEE, (2013)