( en | de | ru )

 

Disambiguierung von "Bao, Trong Huynh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
SRAM designs for 5nm node and beyond: Opportunities and challenges.

, , , , , und . ICICDT, Seite 1-4. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Trong Hung Quang

Trong-Phat-Le

Jin Bao

Wenwen Bao

Nghi Huynh

 

Weitere Publikationen von Autoren mit dem selben Namen

Statistical Timing Analysis Considering Device and Interconnect Variability for BEOL Requirements in the 5-nm Node and Beyond., , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (5): 1669-1680 (2017)SRAM designs for 5nm node and beyond: Opportunities and challenges., , , , , und . ICICDT, Seite 1-4. IEEE, (2017)Circuit and process co-design with vertical gate-all-around nanowire FET technology to extend CMOS scaling for 5nm and beyond technologies., , , , , , , , , und 6 andere Autor(en). ESSDERC, Seite 102-105. IEEE, (2014)Process, Circuit and System Co-optimization of Wafer Level Co-Integrated FinFET with Vertical Nanosheet Selector for STT-MRAM Applications., , , , , , , , , und 2 andere Autor(en). DAC, Seite 13. ACM, (2019)ZipStream: Improving dependability in dynamic partial reconfiguration., , , , , und . IDT, Seite 1-6. IEEE, (2013)Design technology co-optimization for enabling 5nm gate-all-around nanowire 6T SRAM., , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Cross-layer design and analysis of a low power, high density STT-MRAM for embedded systems., , , , , , , , , und . ISCAS, Seite 1-4. IEEE, (2017)