Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Compiler-Directed Functional Unit Shutdown for Microarchitecture Power Optimization., , und . IPCCC, Seite 372-379. IEEE Computer Society, (2007)Exploring Chapel Productivity Using Some Graph Algorithms., , , , , und . IPDPS Workshops, Seite 672. IEEE, (2020)StAdHyTM: A Statically Adaptive Hybrid Transactional Memory: A scalability study on large parallel graphs., , und . CCWC, Seite 1-7. IEEE, (2017)Superstrider associative array architecture: Approved for unlimited unclassified release: SAND2017-7089 C., , , und . HPEC, Seite 1-7. IEEE, (2017)Local memory store (LMStr): A hardware controlled shared scratchpad for multicores., , , und . SmartWorld/SCALCOM/UIC/ATC/CBDCom/IOP/SCI, Seite 1-6. IEEE, (2017)Toward reducing processor simulation time via dynamic reduction of microarchitecture complexity., , und . SIGMETRICS, Seite 252-253. ACM, (2002)The Performance Implication of Task Size for Applications on the HPX Runtime System., , , und . CLUSTER, Seite 682-689. IEEE Computer Society, (2015)The Superstrider Architecture: Integrating Logic and Memory Towards Non-Von Neumann Computing., , , und . ICRC, Seite 1-8. IEEE, (2017)LMStr: exploring shared hardware controlled scratchpad memory for multicores., , , und . MEMSYS, Seite 152-165. ACM, (2017)DyAdHyTM: a low overhead dynamically adaptive hybrid transactional memory with application to large graphs., , und . MEMSYS, Seite 327-336. ACM, (2017)