( en | de | ru )

 

Disambiguierung von "Xing, Zuocheng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Area-Efficient Parallel Reconfigurable Stream Processor for Symmetric Cryptograph.

, , , , , , und . IEEE Access, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yunfei Xing

Georg Xingas

Qiwu Xing

Ye Xing

Chuanxi Xing

 

Weitere Publikationen von Autoren mit dem selben Namen

Tunable Negative Differential Resistance of Single-Electron Transistor Controlled by Capacitance., , und . NCCET, Volume 396 von Communications in Computer and Information Science, Seite 228-234. Springer, (2013)Algorithm and Architecture for Path Metric Aided Bit-Flipping Decoding of Polar Codes., , , , und . WCNC, Seite 1-6. IEEE, (2019)Accelerating FDTD simulation of microwave pulse coupling into narrow slots on the Intel MIC architecture., , , , , und . PACRIM, Seite 263-268. IEEE, (2015)A Delay Model of Two-Cycle NoC Router in 2D-Mesh Network., , , , und . ISVLSI, Seite 316-320. IEEE Computer Society, (2010)A Full Adder Based on Hybrid Single-Electron Transistors and MOSFETs at Room Temperature., , und . NCCET, Volume 396 von Communications in Computer and Information Science, Seite 244-250. Springer, (2013)An Architectural Leakage Power Reduction Method for Instruction Cache in Ultra Deep Submicron Microprocessors., , , und . Asia-Pacific Computer Systems Architecture Conference, Volume 4186 von Lecture Notes in Computer Science, Seite 588-594. Springer, (2006)QRD Architecture Using the Modified ILMGS Algorithm for MIMO Systems., , , , , , , , , und 1 andere Autor(en). WICON, Volume 214 von Lecture Notes of the Institute for Computer Sciences, Social Informatics and Telecommunications Engineering, Seite 164-178. Springer, (2016)A 64-bit stream processor architecture for scientific applications., , , , , und . ISCA, Seite 210-219. ACM, (2007)A Low-Latency Successive Cancellation Hybrid Decoder for Convolutional Polar Codes., , , , , , und . ICASSP, Seite 5105-5109. IEEE, (2020)A model for energy quantization of single-electron transistor below 10nm., , und . ASICON, Seite 531-534. IEEE, (2011)