( en | de | ru )

 

Disambiguierung von "Valente, Giacomo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Self-adaptive loop for CPSs: is the Dynamic Partial Reconfiguration profitable?

, , und . MECO, Seite 1-5. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Matias Valente

Ana Valente

Christian Valente

Patrick Valente

Giacomo Ricciarelli

 

Weitere Publikationen von Autoren mit dem selben Namen

Time Bands: A Software Approach for Timing Analysis on Resource Constrained Systems., , und . ICPE, Seite 161-162. ACM, (2017)Work-In-Progress: Cyber-Physical Systems and Dynamic Partial Reconfiguration Scalability: opportunities and challenges., und . RTSS, Seite 399-402. IEEE, (2020)HEPSIM: An ESL HW/SW co-simulator/analysis tool for heterogeneous parallel embedded systems., , , und . MECO, Seite 1-6. IEEE, (2018)Run-time Monitoring and Trace Analysis Methodology for Component-based Embedded Systems Design Flow., , , , , und . DSD, Seite 117-125. IEEE, (2020)An Intelligent Informative Totem Application Based on Deep CNN in Edge Regime., , und . ApplePies, Volume 627 von Lecture Notes in Electrical Engineering, Seite 191-198. Springer, (2019)Injecting hypervisor-based software partitions into Design Space Exploration activities considering mixed-criticality requirements., und . MECO, Seite 1-5. IEEE, (2018)Fine-Grained QoS Control via Tightly-Coupled Bandwidth Monitoring and Regulation for FPGA-based Heterogeneous SoCs., , , , , , und . DAC, Seite 1-6. IEEE, (2023)HEPSYCODE-RT: a Real-Time Extension for an ESL HW/SW Co-Design Methodology., , , , und . RAPIDO, Seite 6:1-6:6. ACM, (2018)A Flexible Profiling Sub-System for Reconfigurable Logic Architectures., , , , , , , und . PDP, Seite 373-376. IEEE Computer Society, (2016)Invited Paper: On the Granularity of Bandwidth Regulation in FPGA-Based Heterogeneous Systems on Chip., , , , und . WCET, Volume 121 von OASIcs, Seite 5:1-5:11. Schloss Dagstuhl - Leibniz-Zentrum für Informatik, (2024)