( en | de | ru )

 

Disambiguierung von "Lavagno, Luciano"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A software development tool chain for a reconfigurable processor.

, , und . CASES, Seite 93-98. ACM, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christian Lavagno

Luciano Trincia

Luciano Lazzaro

Luciano Bello

Luciano Rezzolla

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast Hardware/Software Co-Simulation for Virtual Prototyping and Trade-Off Analysis., , , und . DAC, Seite 389-394. ACM Press, (1997)Automatic Synthesis and Optimization of Partially Specified Asynchronous Systems., , , , und . DAC, Seite 110-115. ACM Press, (1999)Decomposition and technology mapping of speed-independent circuits using Boolean relations., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (9): 1221-1236 (1999)Performance and energy-efficient implementation of a smart city application on FPGAs., , , , , , , , und . J. Real Time Image Process., 17 (3): 729-743 (2020)To Spike or Not to Spike: A Digital Hardware Perspective on Deep Learning Acceleration., , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 13 (4): 1015-1025 (Dezember 2023)What is the cost of delay insensitivity?, , , , und . ICCAD, Seite 316-323. IEEE Computer Society, (1999)High-level architectural co-simulation using Esterel and C., , , , und . CODES, Seite 189-194. ACM, (2001)Quasi-Static Scheduling of Independent Tasksfor Reactive Systems., , , , und . ICATPN, Volume 2360 von Lecture Notes in Computer Science, Seite 80-100. Springer, (2002)Verification and synthesis of counters based on symbolic techniques., , , und . ED&TC, Seite 176-181. IEEE Computer Society, (1997)Design and Implementation of a Dynamic Information Flow Tracking Architecture to Secure a RISC-V Core for IoT Applications., , , und . HPEC, Seite 1-7. IEEE, (2018)