Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Reliability simulation for analog ICs: Goals, solutions, and challenges., , , , , , , und . Integr., (2016)A simplification before and during generation methodology for symbolic large-circuit analysis., , , , und . ICECS, Seite 81-84. IEEE, (1998)Locust-inspired vision system on chip architecture for collision detection in automotive applications., , , , , , und . ISCAS, IEEE, (2006)A detailed, cell-by-cell look into the effects of aging on an SRAM PUF using a specialized test array., , , , , und . SMACD, Seite 1-4. IEEE, (2023)Layout-aware challenges and a solution for the automatic synthesis of radio-frequency IC blocks., , , , , , , , und . SMACD, Seite 1-4. IEEE, (2017)Handling the Effects of Variability and Layout Parasitics in the Automatic Synthesis of LNAs., , , , , , , , und . SMACD, Seite 1-164. IEEE, (2018)Improving the reliability of SRAM-based PUFs in the presence of aging., , , , , und . DTIS, Seite 1-6. IEEE, (2020)A Model Parameter Extraction Methodology Including Time-Dependent Variability for Circuit Reliability Simulation., , , , , , , , und . SMACD, Seite 53-56. IEEE, (2018)Automated Massive RTN Characterization Using a Transistor Array Chip., , , , , , , , und . SMACD, Seite 29-32. IEEE, (2018)Systematic design of a voltage controlled oscillator using a layout-aware approach., , , , , , , , und . SMACD, Seite 1-4. IEEE, (2017)