( en | de | ru )

 

Disambiguierung von "Ardakani, Arash"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Sparsely-Connected Neural Networks: Towards Efficient VLSI Implementation of Deep Neural Networks.

, , und . CoRR, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Laila Arash

Haris Arash-Asish

Arash Mehdiani

Arash Alavi

Arash Nickkholgh

 

Weitere Publikationen von Autoren mit dem selben Namen

Learning Recurrent Binary/Ternary Weights., , , , und . ICLR (Poster), OpenReview.net, (2019)Stochastic Computing Can Improve Upon Digital Spiking Neural Networks., , , , und . SiPS, Seite 309-314. IEEE, (2016)Fast and Efficient Convolutional Accelerator for Edge Computing., , und . IEEE Trans. Computers, 69 (1): 138-152 (2020)An efficient VLSI architecture of QPP interleaver/deinterleaver for LTE turbo coding., , und . ISCAS, Seite 797-800. IEEE, (2013)A Regression-Based Method to Synthesize Complex Arithmetic Computations on Stochastic Streams., , und . ISCAS, Seite 1-5. IEEE, (2020)The Synthesis of XNOR Recurrent Neural Networks with Stochastic Logic., , , und . NeurIPS, Seite 8442-8452. (2019)A low-complexity fully scalable interleaver/address generator based on a novel property of QPP interleavers., und . ISCAS, Seite 1-4. IEEE, (2017)A Convolutional Accelerator for Neural Networks With Binary Weights., , und . ISCAS, Seite 1-5. IEEE, (2018)Sparsely-Connected Neural Networks: Towards Efficient VLSI Implementation of Deep Neural Networks., , und . CoRR, (2016)Sparsely-Connected Neural Networks: Towards Efficient VLSI Implementation of Deep Neural Networks., , und . ICLR (Poster), OpenReview.net, (2017)