Autor der Publikation

Algorithm and Hardware Co-design for Deep Learning-powered Channel Decoder: A Case Study.

, , , , , und . ICCAD, Seite 1-6. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Hardware Architecture of Graph Neural Network-Enabled Motion Planner (Invited Paper)., , , und . ICCAD, Seite 104:1-104:7. ACM, (2022)VLSI Hardware Architecture of Neural A* Path Planner., , , , und . IEEECONF, Seite 334-338. IEEE, (2022)A High Speed CMOS Transmitter and Rail-to-Rail Receiver., , , , , und . DELTA, Seite 67-70. IEEE Computer Society, (2008)IMG-SMP: Algorithm and Hardware Co-Design for Real-time Energy-efficient Neural Motion Planning., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 373-377. ACM, (2022)VLSI Hardware Architecture of Stochastic Low-rank Tensor Decomposition., , , , und . ACSCC, Seite 1176-1180. IEEE, (2021)MOPED: Efficient Motion Planning Engine with Flexible Dimension Support., , , , und . HPCA, Seite 483-497. IEEE, (2024)DynGMP: Graph Neural Network-Based Motion Planning in Unpredictable Dynamic Environments., , , , , , und . IROS, Seite 858-865. (2023)Algorithm and Hardware Co-design for Deep Learning-powered Channel Decoder: A Case Study., , , , , und . ICCAD, Seite 1-6. IEEE, (2021)Algorithm and Hardware Co-Design of Energy-Efficient LSTM Networks for Video Recognition With Hierarchical Tucker Tensor Decomposition., , , , und . IEEE Trans. Computers, 71 (12): 3101-3114 (2022)Lightweight design and realisation of autonomously balancing bicycles based on additive manufacturing technology., , , , , , und . Int. J. Comput. Appl. Technol., 71 (2): 89-99 (2023)