( en | de | ru )

 

Disambiguierung von "Liu, Ruoyang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Toward Low-Bit Neural Network Training Accelerator by Dynamic Group Accumulation.

, , , , , und . ASP-DAC, Seite 442-447. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Liu Liu

Liu Liu

Liu Liu

Keetsin Liu

Ching Liu

 

Weitere Publikationen von Autoren mit dem selben Namen

RE-Specter: Examining the Architectural Features of Configurable CNN With Power Side-Channel., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 43 (10): 2916-2929 (Oktober 2024)14.2 A 65nm 24.7µJ/Frame 12.3mW Activation-Similarity-Aware Convolutional Neural Network Video Processor Using Hybrid Precision, Inter-Frame Data Reuse and Mixed-Bit-Width Difference-Frame Data Codec., , , , , , , , , und . ISSCC, Seite 232-234. IEEE, (2020)An N-way group association architecture and sparse data group association load balancing algorithm for sparse CNN accelerators., , , , und . ASP-DAC, Seite 329-334. ACM, (2019)A new feature extraction algorithm for measuring the spatial arrangement of texture Primitives: Distance coding diversity., , , und . Int. J. Appl. Earth Obs. Geoinformation, (2024)A Dynamic Execution Neural Network Processor for Fine-Grained Mixed-Precision Model Training Based on Online Quantization Sensitivity Analysis., , , , , , und . IEEE J. Solid State Circuits, 59 (9): 3082-3093 (September 2024)A 65nm 0.39-to-140.3TOPS/W 1-to-12b Unified Neural Network Processor Using Block-Circulant-Enabled Transpose-Domain Acceleration with 8.1 × Higher TOPS/mm2and 6T HBST-TRAM-Based 2D Data-Reuse Architecture., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 138-140. IEEE, (2019)Toward Low-Bit Neural Network Training Accelerator by Dynamic Group Accumulation., , , , , und . ASP-DAC, Seite 442-447. IEEE, (2022)A 28nm 1.07TFLOPS/mm2 Dynamic-Precision Training Processor with Online Dynamic Execution and Multi- Level-Aligned Block-FP Processing., , , , , , , und . CICC, Seite 1-2. IEEE, (2023)Block-Wise Dynamic-Precision Neural Network Training Acceleration via Online Quantization Sensitivity Analytics., , , , , und . ASP-DAC, Seite 372-377. ACM, (2023)PACA: A Pattern Pruning Algorithm and Channel-Fused High PE Utilization Accelerator for CNNs., , , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (11): 5043-5056 (2022)