( en | de | ru )

 

Disambiguierung von "Yue, Jinshan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
PACA: A Pattern Pruning Algorithm and Channel-Fused High PE Utilization Accelerator for CNNs.

, , , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (11): 5043-5056 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jinshan Liu

Jinshan Zhang

Haidi Yue

Chaofang Yue

Jenny Yuen

 

Weitere Publikationen von Autoren mit dem selben Namen

CORAL: Coarse-grained reconfigurable architecture for Convolutional Neural Networks., , , , und . ISLPED, Seite 1-6. IEEE, (2017)PACA: A Pattern Pruning Algorithm and Channel-Fused High PE Utilization Accelerator for CNNs., , , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (11): 5043-5056 (2022)Accuracy Optimization With the Framework of Non-Volatile Computing-In-Memory Systems., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 69 (2): 518-529 (2022)A 2.75-to-75.9TOPS/W Computing-in-Memory NN Processor Supporting Set-Associate Block-Wise Zero Skipping and Ping-Pong CIM with Simultaneous Computation and Weight Updating., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 238-240. IEEE, (2021)RL Based Network Accelerator Compiler for Joint Compression Hyper-Parameter Search., , , , und . ISCAS, Seite 1-5. IEEE, (2020)Sparsity-Aware Non-Volatile Computing-In-Memory Macro with Analog Switch Array and Low-Resolution Current-Mode ADC., , , , , und . ASP-DAC, Seite 684-689. IEEE, (2022)High Area/Energy Efficiency RRAM CNN Accelerator with Pattern-Pruning-Based Weight Mapping Scheme., , , , , , , und . NVMSA, Seite 1-6. IEEE, (2021)Performance-aware task scheduling for energy harvesting nonvolatile processors considering power switching overhead., , , , , , , , , und . DAC, Seite 156:1-156:6. ACM, (2016)A Sparse-Adaptive CNN Processor with Area/Performance balanced N-Way Set-Associate PE Arrays Assisted by a Collision-Aware Scheduler., , , , , , , , , und . A-SSCC, Seite 61-64. IEEE, (2019)Sticker: A 0.41-62.1 TOPS/W 8Bit Neural Network Processor with Multi-Sparsity Compatible Convolution Arrays and Online Tuning Acceleration for Fully Connected Layers., , , , , , , , , und 1 andere Autor(en). VLSI Circuits, Seite 33-34. IEEE, (2018)