( en | de | ru )

 

Disambiguierung von "Catthoor, Francky"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Systematic Power-Performance Trade-Off in MPEG-4 by Means of Selective Function Inlining Steered by Address Optimization Opportunities.

, , und . DATE, Seite 1072-1077. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Catthoor, Francky
Eine Person hinzufügen mit dem Namen Catthoor, Francky
 

Weitere Publikationen von Autoren mit dem selben Namen

Heuristics for Scenario Creation to Enable General Loop Transformations., , und . SoC, Seite 1-4. IEEE, (2007)Capturing True Workload Dependency of BTI-induced Degradation in CPU Components., , , , , , , , , und 1 andere Autor(en). ACM Great Lakes Symposium on VLSI, Seite 373-376. ACM, (2016)Coffee: COmpiler Framework for Energy-Aware Exploration., , , , , und . HiPEAC, Volume 4917 von Lecture Notes in Computer Science, Seite 193-208. Springer, (2008)Statistical Performance Analysis and Estimation of Coarse Grain Parallel Multimedia Processing System., , , und . IEEE Real Time Technology and Applications Symposium, Seite 277-288. IEEE Computer Society, (2006)Analysis of Time Delay between Bioimpedance and Respiratory Volume Signals under Inspiratory Loaded Breathing., , , und . EMBC, Seite 2365-2368. IEEE, (2019)Object-Distribution Analysis: Technique for Parallel Loop Distribution of Object-Oriented Programs., , und . ICPP Workshops, Seite 153-160. IEEE Computer Society, (2005)A global bus power optimization methodology for physical design of memory dominated systems by coupling bus segmentation and activity driven block placement., , , und . ASP-DAC, Seite 759-761. IEEE Computer Society, (2004)Energy impact in the design space exploration of loop buffer schemes in embedded systems., , , , und . VLSI-SoC, Seite 216-221. IEEE, (2013)A Systematic Approach for System Bus Load Reduction Applied to Medical Imaging., , , , und . VLSI Design, Seite 48-. IEEE Computer Society, (2001)A Hybrid Prefetch Scheduling Heuristic to Minimize at Run-Time the Reconfiguration Overhead of Dynamically Reconfigurable Hardware., , und . DATE, Seite 106-111. IEEE Computer Society, (2005)