( en | de | ru )

 

Disambiguierung von "Ellguth, Georg"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low power design of the X-GOLD® SDR 20 baseband processor.

, , , , , , , und . DATE, Seite 792-793. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Peter Ellguth IAB Nürnberg

Martin Ellguth

Jennifer Sara Ellguth

Georgi Petroff Georgieff

Uta Georgi

 

Weitere Publikationen von Autoren mit dem selben Namen

Low power design of the X-GOLD® SDR 20 baseband processor., , , , , , , und . DATE, Seite 792-793. IEEE Computer Society, (2010)Hardware Implementation of an OPC UA Server for Industrial Field Devices., , , , , , , , , und 6 andere Autor(en). CoRR, (2021)Live demonstration: Dynamic voltage and frequency scaling for neuromorphic many-core systems., , , , , , , , , und 10 andere Autor(en). ISCAS, Seite 1. IEEE, (2017)A low-power cell-based-design multi-port register file in 65nm CMOS technology., , , und . ISCAS, Seite 313-316. IEEE, (2010)Performance Analysis of a Comparator Based Mixed-Signal Control Loop in 28 nm CMOS., , , , , , , , und . VLSI-SoC, Seite 155-158. IEEE, (2019)Dynamic voltage and frequency scaling for neuromorphic many-core systems., , , , , , , , , und 9 andere Autor(en). ISCAS, Seite 1-4. IEEE, (2017)A 16-Channel Fully Configurable Neural SoC With 1.52 $\mu$W/Ch Signal Acquisition, 2.79 $\mu$W/Ch Real-Time Spike Classifier, and 1.79 TOPS/W Deep Neural Network Accelerator in 22 nm FDSOI., , , , , , , , , und 3 andere Autor(en). IEEE Trans. Biomed. Circuits Syst., 16 (1): 94-107 (2022)Dynamic Power Management for Neuromorphic Many-Core Systems., , , , , , , , , und 5 andere Autor(en). IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (8): 2973-2986 (2019)10.7 A 105GOPS 36mm2 heterogeneous SDR MPSoC with energy-aware dynamic scheduling and iterative detection-decoding for 4G in 65nm CMOS., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 188-189. IEEE, (2014)Current conveyor based amplifier and adaptive buffer for use in an analog frontend., , , und . ICECS, Seite 9-12. IEEE, (2009)