( en | de | ru )

 

Disambiguierung von "Brayton, Robert K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
VIS: A System for Verification and Synthesis.

, , , , , , , , , , , , , , , und . CAV, Volume 1102 von Lecture Notes in Computer Science, Seite 428-432. Springer, (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Robert K Saam

Robert K Müller

Robert K Müller

Robert K Dudler

Robert K von Weizsäcker

 

Weitere Publikationen von Autoren mit dem selben Namen

Heuristic Minimization of BDDs Using Don't Cares., , , und . DAC, Seite 225-231. ACM Press, (1994)Exact Minimum Cycle Times for Finite State Machines., , und . DAC, Seite 100-105. ACM Press, (1994)Circuit Delay Models and Their Exact Computation Using Timed Boolean Functions., , und . DAC, Seite 128-134. ACM Press, (1993)Sequential Synthesis for Table Look Up Programmable Gate Arrays., , und . DAC, Seite 224-229. ACM Press, (1993)A Unified Approach to Language Containment and Fair CTL Model Checking., , , und . DAC, Seite 475-481. ACM Press, (1993)Circuit Structure Relations to Redundancy and Delay: The KMS Algorithm Revisited., , und . DAC, Seite 245-248. IEEE Computer Society Press, (1992)On the Temporal Equivalence of Sequential Circuits., , , und . DAC, Seite 405-409. IEEE Computer Society Press, (1992)Symmetry detection for large Boolean functions using circuit representation, simulation, and satisfiability., , , und . DAC, Seite 510-515. ACM, (2006)A timing-driven module-based chip design flow., und . DAC, Seite 67-70. ACM, (2004)Minimization of Logic Functions Using Essential Signature Sets., , , und . VLSI Design, Seite 323-328. IEEE Computer Society, (1993)