( en | de | ru )

 

Disambiguierung von "Zhang, Yaojun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Nonvolatile Memories as the Data Storage System for Implantable ECG Recorder.

, , , , und . ACM J. Emerg. Technol. Comput. Syst., 8 (2): 13:1-13:16 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhang Zhang

Meng Zhang

Methods and implementations of road-network matching. TU München, (2009)

Yan Zhang

Ning Zhang

Gang Zhang

 

Weitere Publikationen von Autoren mit dem selben Namen

The analysis of resolution for cable-driven haptic device., , , und . ROBIO, Seite 715-719. IEEE, (2010)Giant Spin-Hall assisted STT-RAM and logic design., , , , , , und . Integr., (2017)Giant spin hall effect (GSHE) logic design for low power application., , , , und . DATE, Seite 1000-1005. ACM, (2015)iFeel6-BH1500: A large-scale 6-DOF haptic device., , , , und . VECIMS, Seite 121-125. IEEE, (2012)SRAM-Based Processing-In-Memory Design with Kullback-Leibler Divergence-Based Dynamic Precision Quantization., , , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 189-192. ACM, (2023)On-chip caches built on multilevel spin-transfer torque RAM cells and its optimizations., , , , , und . ACM J. Emerg. Technol. Comput. Syst., 9 (2): 16:1-16:22 (2013)Workspace analysis of a novel 6-dof cable-driven parallel robot., , , und . ROBIO, Seite 2403-2408. IEEE, (2009)ADAMS: asymmetric differential STT-RAM cell structure for reliable and high-performance applications., , , , und . ICCAD, Seite 9-16. IEEE, (2013)Exploring the opportunity of implementing neuromorphic computing systems with spintronic devices., , , , , und . DATE, Seite 109-112. IEEE, (2018)A 1.041-Mb/mm2 27.38-TOPS/W Signed-INT8 Dynamic-Logic-Based ADC-less SRAM Compute-in-Memory Macro in 28nm with Reconfigurable Bitwise Operation for AI and Embedded Applications., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 188-190. IEEE, (2022)