( en | de | ru )

 

Disambiguierung von "Siddamal, Saroja V."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design and Implementation of High Throughput and Area Efficient Hard Decision Viterbi Decoder in 65nm Technology.

, , und . VLSID, Seite 353-358. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

V Geoffroy

V Saile

V Fendrich

V Adams

V Ustinov

 

Weitere Publikationen von Autoren mit dem selben Namen

Supply Noise and Peak Current Reduction in High-Speed Output Drivers., , und . VLSID, Seite 127-132. IEEE, (2023)Development of Data Acquisition System using non-invasive Hardware and 3D software for Electric all terrain Vehicle., und . ICACCI, Seite 1212-1217. IEEE, (2018)High Voltage Receiver Using Low Voltage Devices With Reduced Dead-zone., und . VLSID, Seite 135-138. IEEE, (2021)Design and Physical Implementation of Mixed Signal Elapsed Time Counter in 0.18 µm CMOS Technology., , , und . VDAT, Volume 1066 von Communications in Computer and Information Science, Seite 126-140. Springer, (2019)Design and Implementation of chaotic nondeterministic random seed-based Hybrid True Random Number Generator., , und . VDAT, Seite 1-5. IEEE, (2020)$2 VDD$ Tolerant I/O with Considerations of Hot-Carrier Degradation and Gate-Oxide Reliability., und . APCCAS, Seite 97-100. IEEE, (2021)Ultra Low Power Low Frequency On-chip Oscillator for Elapsed Time Counter., , , , , , , , und . VLSID, Seite 251-256. IEEE, (2019)Design and Implementation of High Throughput and Area Efficient Hard Decision Viterbi Decoder in 65nm Technology., , und . VLSID, Seite 353-358. IEEE Computer Society, (2014)Novel Gate Tracking and N-well Control Circuit for $2VDD$ Tolerant I/O Buffer., und . APCCAS, Seite 93-96. IEEE, (2021)Design of High-Speed Floating Point Multiplier., , und . DELTA, Seite 285-289. IEEE Computer Society, (2008)