Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Binary Linear ECCs Optimized for Bit Inversion in Memories with Asymmetric Error Probabilities., , und . DATE, Seite 298-301. IEEE, (2020)Storage Class Memory with Computing Row Buffer: A Design Space Exploration., , , , , , , , , und . DATE, Seite 1-6. IEEE, (2021)Smart instruction codes for in-memory computing architectures compatible with standard SRAM interfaces., , , , und . DATE, Seite 1634-1639. IEEE, (2018)Ultra-wide voltage range designs in fully-depleted silicon-on-insulator FETs., , , , , , , , , und 10 andere Autor(en). DATE, Seite 613-618. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Capacitor based SneakPath compensation circuit for transistor-less ReRAM architectures., , , , und . NANOARCH, Seite 7-12. ACM, (2016)High density emerging resistive memories: What are the limits?, , , , und . LASCAS, Seite 1-4. IEEE, (2017)Benefits of Design Assist Techniques on Performances and Reliability of a RRAM Macro., , , , , , , , , und 9 andere Autor(en). IMW, Seite 1-4. IEEE, (2023)SRAM Voltage and Current Sense Amplifiers in sub-32nm Double-gate CMOS Insensitive to Process Variations and Transistor Mismatch., , , , und . ISCAS, Seite 3170-3173. IEEE, (2009)Optimization of a voltage sense amplifier operating in ultra wide voltage range with back bias design techniques in 28nm UTBB FD-SOI technology., , , , und . ICICDT, Seite 53-56. IEEE, (2013)Technology variability from a design perspective., , , , , und . CICC, Seite 1-8. IEEE, (2010)