Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design and Implementation of a 2-level FSK Digital Modems Using CORDIC Algorithm., , , und . APCCAS, Seite 1753-1756. IEEE, (2006)Improving DFA on AES using all-fault ciphertexts., , , , , , und . ASICON, Seite 283-286. IEEE, (2017)Enhanced error correction against multiple-bit-upset based on BCH code for SRAM., , und . ASICON, Seite 1-4. IEEE, (2013)Flash-based Computing in-Memory Scheme for IOT., , , , , und . ASICON, Seite 1-4. IEEE, (2019)Low Power High Performance FinFET Standard Cells Based on Mixed Back Biasing Technology., , , , , und . IEICE Trans. Electron., 99-C (8): 974-983 (2016)The ANN Based Modeling Attack and Security Enhancement of the Double-layer PUF., , , und . ITC-Asia, Seite 1-6. IEEE, (2021)The area-efficient gate level information flow tracking schemes of digital circuit with multi-level security lattice., , , und . Microelectron. J., (Februar 2024)An in-Array Build-In Self-Test Scheme for Embedded SRAM Array., , und . IEEE Trans. Circuits Syst. II Express Briefs, 71 (8): 3935-3939 (August 2024)Ultralow-power high-speed flip-flop based on multimode FinFETs., , , , , und . Sci. China Inf. Sci., 59 (4): 042404:1-042404:11 (2016)Post-bond test for TSVs using voltage division., , , und . ASICON, Seite 1-4. IEEE, (2015)