Autor der Publikation

A Framework for Area-efficient Multi-task BERT Execution on ReRAM-based Accelerators.

, , , und . ICCAD, Seite 1-9. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Token-Picker: Accelerating Attention in Text Generation with Minimized Memory Transfer via Probability Estimation., , , , , und . CoRR, (2024)Fault-free: A Fault-resilient Deep Neural Network Accelerator based on Realistic ReRAM Devices., , und . DAC, Seite 1039-1044. IEEE, (2021)A Thermal-aware Optimization Framework for ReRAM-based Deep Neural Network Acceleration., , und . ICCAD, Seite 102:1-102:9. IEEE, (2020)A Framework for Area-efficient Multi-task BERT Execution on ReRAM-based Accelerators., , , und . ICCAD, Seite 1-9. IEEE, (2021)Enhanced Long Edge First Routing Algorithm and Evaluation in Large-Scale Networks-on-Chip., , , und . MCSoC, Seite 83-90. IEEE Computer Society, (2017)An Energy-efficient Processing-in-memory Architecture for Long Short Term Memory in Spin Orbit Torque MRAM., , , , und . ICCAD, Seite 1-8. ACM, (2019)TrainWare: A Memory Optimized Weight Update Architecture for On-Device Convolutional Neural Network Training., , , und . ISLPED, Seite 19:1-19:6. ACM, (2018)A 47.4µJ/epoch Trainable Deep Convolutional Neural Network Accelerator for In-Situ Personalization on Smart Devices., , , , , und . A-SSCC, Seite 57-60. IEEE, (2019)S-FLASH: A NAND Flash-Based Deep Neural Network Accelerator Exploiting Bit-Level Sparsity., , , , , und . IEEE Trans. Computers, 71 (6): 1291-1304 (2022)OptimStore: In-Storage Optimization of Large Scale DNNs with On-Die Processing., , , , und . HPCA, Seite 611-623. IEEE, (2023)