( en | de | ru )

 

Disambiguierung von "Mukhopadhyay, Saibal"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Statistical Modeling of Pipeline Delay and Design of Pipeline under Process Variation to Enhance Yield in sub-100nm Technologies

, , , , und . CoRR, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chandra Mukhopadhyay

Supratik Mukhopadhyay

Girindranath Mukhopadhyay

Supratik Mukhopadhyay

Prantik Mukhopadhyay

 

Weitere Publikationen von Autoren mit dem selben Namen

On the parametric failures of SRAM in a 3D-die stack considering tier-to-tier supply cross-talk., , , und . VTS, Seite 264-269. IEEE Computer Society, (2012)Optimization of Surface Orientation for High-Performance, Low-Power and Robust FinFET SRAM., , und . CICC, Seite 433-436. IEEE, (2006)A 110nA synchronous boost regulator with autonomous bias gating for energy harvesting., und . CICC, Seite 1-4. IEEE, (2013)An Unsupervised Anomalous Event Detection Framework with Class Aware Source Separation., , und . ICASSP, Seite 2671-2675. IEEE, (2018)Autotuning of Integrated Inductive Voltage Regulator Using On-Chip Delay Sensor to Tolerate Process and Passive Variations., , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (8): 1768-1778 (2019)Adaptive Precision Cellular Nonlinear Network., , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (5): 841-854 (2018)Self-Repairing SRAM Using On-Chip Detection and Compensation., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (1): 75-84 (2010)Resilient Pipeline Under Supply Noise With Programmable Time Borrowing and Delayed Clock Gating., und . IEEE Trans. Circuits Syst. II Express Briefs, 61-II (3): 173-177 (2014)All-Digital Adaptive Clocking to Tolerate Transient Supply Noise in a Low-Voltage Operation., und . IEEE Trans. Circuits Syst. II Express Briefs, 59-II (12): 893-897 (2012)Clock Data Compensation Aware Digital Circuits Design for Voltage Margin Reduction., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (9): 2401-2413 (2017)