Autor der Publikation

Statistical Modeling of Pipeline Delay and Design of Pipeline under Process Variation to Enhance Yield in sub-100nm Technologies

, , , , und . CoRR, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 128b AES Engine with Higher Resistance to Power and Electromagnetic Side-Channel Attacks Enabled by a Security-Aware Integrated All-Digital Low-Dropout Regulator., , , , , und . ISSCC, Seite 404-406. IEEE, (2019)FocalNet - Foveal Attention for Post-processing DNN Outputs., und . IJCNN, Seite 1-8. IEEE, (2019)Design of Reliable DNN Accelerator with Un-reliable ReRAM., , und . DATE, Seite 1769-1774. IEEE, (2019)An Unsupervised Anomalous Event Detection Framework with Class Aware Source Separation., , und . ICASSP, Seite 2671-2675. IEEE, (2018)A 110nA synchronous boost regulator with autonomous bias gating for energy harvesting., und . CICC, Seite 1-4. IEEE, (2013)Optimization of Surface Orientation for High-Performance, Low-Power and Robust FinFET SRAM., , und . CICC, Seite 433-436. IEEE, (2006)On the parametric failures of SRAM in a 3D-die stack considering tier-to-tier supply cross-talk., , , und . VTS, Seite 264-269. IEEE Computer Society, (2012)Autotuning of Integrated Inductive Voltage Regulator Using On-Chip Delay Sensor to Tolerate Process and Passive Variations., , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (8): 1768-1778 (2019)Self-Repairing SRAM Using On-Chip Detection and Compensation., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (1): 75-84 (2010)Adaptive Precision Cellular Nonlinear Network., , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (5): 841-854 (2018)