( en | de | ru )

 

Disambiguierung von "Milojevic, Dragomir"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Opportunities of Chip Power Integrity and Performance Improvement through Wafer Backside (BS) Connection: Invited Paper.

, , , , , , und . SLIP, Seite 3:1-3:5. ACM, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Milos Milojevic

Marko Milojevic

Dragomir Tadic

Dragomir Nešić

Dragomir Peteff

 

Weitere Publikationen von Autoren mit dem selben Namen

Design issues in heterogeneous 3D/2.5D integration., , , , , und . ASP-DAC, Seite 403-410. IEEE, (2013)Post place and route design-technology co-optimization for scaling at single-digit nodes with constant ground rules, und . Journal of Micro/Nanolithography, MEMS, and MOEMS, 17 (01): 1 (Januar 2018)Reducing Preemptions and Migrations in Real-Time Multiprocessor Scheduling Algorithms by Releasing the Fairness., , , und . RTCSA (1), Seite 15-24. IEEE Computer Society, (2011)IR-drop aware Design & technology co-optimization for N5 node with different device and cell height options., , , , , und . ICCAD, Seite 89-94. IEEE, (2017)Physical Design Solutions to Tackle FEOL/BEOL Degradation in Gate-level Monolithic 3D ICs., , , , , , und . ISLPED, Seite 76-81. ACM, (2016)Power, Performance, Area and Cost Analysis of Memory-on-Logic Face-to-Face Bonded 3D Processor Designs., , , , , , , und . ISLPED, Seite 1-6. IEEE, (2021)Techniques Optimizing the Number of Processors to Schedule Multi-threaded Tasks., , , und . ECRTS, Seite 321-330. IEEE Computer Society, (2012)A Framework Introducing Model Reversibility in SoC Design Space Exploration., , , und . SAMOS, Volume 4599 von Lecture Notes in Computer Science, Seite 211-221. Springer, (2007)Implementation of W-CDMA Cell Search on a FPGA Based Multi-Processor System-on-Chip with Power Management., , , , und . SAMOS, Volume 5657 von Lecture Notes in Computer Science, Seite 88-97. Springer, (2009)Template architectures for highly scalable, many-core Heterogeneous SoC: Could-of-Chips., , und . ReCoSoC, Seite 1-7. IEEE, (2018)