( en | de | ru )

 

Disambiguierung von "Lilja, David J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-Cost Sorting Network Circuits Using Unary Processing.

, , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (8): 1471-1480 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lilja Thoenes

David J Lutz

David J Downs

David J Roy

Susanne Lilja

 

Weitere Publikationen von Autoren mit dem selben Namen

Parallel implementation of finite state machines for reducing the latency of stochastic computing., und . ISQED, Seite 335-340. IEEE, (2018)Design of a spintronic arithmetic and logic unit using magnetic tunnel junctions., , , , und . Conf. Computing Frontiers, Seite 171-178. ACM, (2008)Performing bitwise logic operations in cache using spintronics-based magnetic tunnel junctions., und . Conf. Computing Frontiers, Seite 33. ACM, (2011)Cost-quality trade-offs of approximate memory repair mechanisms for image data., , und . ISQED, Seite 438-444. IEEE, (2017)A Stepwise Approach to Software-Hardware Performance Co-optimization Using Design of Experiments., , , und . Int. CMG Conference, Computer Measurement Group, (2013)Exploiting the Prefetching Effect Provided by Executing Mispredicted Load Instructions., , und . Euro-Par, Volume 2400 von Lecture Notes in Computer Science, Seite 468-480. Springer, (2002)Increasing Instruction-Level Parallelism with Instruction Precomputation (Research Note)., , und . Euro-Par, Volume 2400 von Lecture Notes in Computer Science, Seite 481-485. Springer, (2002)Work-in-Progress: ExpCache: Online-Learning based Cache Replacement Policy for Non-Volatile Memory., , , , , und . CASES, Seite 7-8. IEEE, (2022)Exploring subsets of standard cell libraries to exploit natural fault masking capabilities for reliable logic., , und . ACM Great Lakes Symposium on VLSI, Seite 208-211. ACM, (2007)Energy-Efficient Pulse-Based Convolution for Near-Sensor Processing., , , und . ISCAS, Seite 1-5. IEEE, (2020)