Autor der Publikation

A Robust Algorithm for Pessimistic Analysis of Logic Masking Effects in Combinational Circuits.

, und . IPSJ Trans. Syst. LSI Des. Methodol., (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A heuristic algorithm for LUT-based FPGA technology mapping using the lower bound for DAG covering problem (abstract only)., und . FPGA, Seite 289. ACM, (2010)Character Projection Mask Set Optimization for Enhancing Throughput of MCC Projection Systems., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 91-A (12): 3451-3460 (2008)An Efficient Equivalence Checker for Combinational Circuits.. DAC, Seite 629-634. ACM Press, (1996)An Efficient SAT-Attack Algorithm Against Logic Encryption., und . IOLTS, Seite 44-47. IEEE, (2019)Multi-operand adder synthesis on FPGAs using generalized parallel counters., , und . ASP-DAC, Seite 337-342. IEEE, (2010)Area Recovery under Depth Constraint for Technology Mapping for LUT-based FPGAs., und . IPSJ Trans. Syst. LSI Des. Methodol., (2009)Boolean technology mapping for both ECI and CMOS circuits based on permissible functions and binary decision diagrams., , , und . ICCD, Seite 286-290. IEEE Computer Society, (1990)Development of practical ATPG tool with flexible interface., und . ATS, Seite 129. IEEE, (2006)Cell Library Development Methodology for Throughput Enhancement of Electron Beam Direct-Write Lithography Systems., , , , , , , , , und 1 andere Autor(en). SoC, Seite 137-140. IEEE, (2005)Binding Refinement for Multiplexer Reduction., und . Inf. Media Technol., 4 (2): 190-199 (2009)