( en | de | ru )

 

Disambiguierung von "Takata, Taiga"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Area Recovery under Depth Constraint for Technology Mapping for LUT-based FPGAs.

, und . IPSJ Trans. Syst. LSI Des. Methodol., (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Taiga Nakamura

Taiga Brahm

 

Weitere Publikationen von Autoren mit dem selben Namen

A robust algorithm for pessimistic analysis of logic masking effects in combinational circuits., und . IOLTS, Seite 246-251. IEEE Computer Society, (2011)Efficient Cut Enumeration Heuristics for Depth-Optimum Technology Mapping for LUT-Based FPGAs., und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 92-A (12): 3268-3275 (2009)Area Recovery under Depth Constraint for Technology Mapping for LUT-based FPGAs., und . IPSJ Trans. Syst. LSI Des. Methodol., (2009)A heuristic algorithm for LUT-based FPGA technology mapping using the lower bound for DAG covering problem (abstract only)., und . FPGA, Seite 289. ACM, (2010)Cell Library Development Methodology for Throughput Enhancement of Electron Beam Direct-Write Lithography Systems., , , , , , , , , und 1 andere Autor(en). SoC, Seite 137-140. IEEE, (2005)Area recovery under depth constraint by Cut Substitution for technology mapping for LUT-based FPGAs., und . ASP-DAC, Seite 144-147. IEEE, (2008)A Robust Algorithm for Pessimistic Analysis of Logic Masking Effects in Combinational Circuits., und . IPSJ Trans. Syst. LSI Des. Methodol., (2012)Multiple-bit-upset and single-bit-upset resilient 8T SRAM bitcell layout with divided wordline structure., , , , , , , , und . IOLTS, Seite 151-156. IEEE Computer Society, (2011)An efficient cut enumeration for depth-optimum technology mapping for LUT-based FPGAs., und . ACM Great Lakes Symposium on VLSI, Seite 351-356. ACM, (2009)A character size optimization technique for throughput enhancement of character projection lithography., , , , , , , , , und 1 andere Autor(en). ISCAS, IEEE, (2006)