( en | de | ru )

 

Disambiguierung von "Wu, Xiulong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design of radiation-hardened memory cell by polar design for space applications.

, , , , , , , , , , , und . Microelectron. J., (Februar 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jinglan Wu

Recovery of citric acid from fermentation broth using simulated moving bed technology: = Reinigung von Zitronensäure aus Fermentationslösung durch kontinuierliche Chromatographie. Uni Erlangen-Nürnberg, (2009)

Yinghua Wu

Jinjin Wu

Changzhu Wu

Haiyan Wu

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of radiation-hardened memory cell by polar design for space applications., , , , , , , , , und 2 andere Autor(en). Microelectron. J., (Februar 2023)Low-Cost and Highly Robust Quadruple Node Upset Tolerant Latch Design., , , , , , , , , und 3 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 32 (5): 883-896 (Mai 2024)First Foundry Platform Demonstration of Hybrid Tunnel FET and MOSFET Circuits Based on a Novel Laminated Well Isolation Technology., , , , , , , , , und 8 andere Autor(en). ESSDERC, Seite 13-16. IEEE, (2023)A Compact Equivalent Circuit Model of HVLDMOS and Application in HIVC Design., , , und . APCCAS, Seite 1465-1468. IEEE, (2006)14.2 A 65nm 24.7µJ/Frame 12.3mW Activation-Similarity-Aware Convolutional Neural Network Video Processor Using Hybrid Precision, Inter-Frame Data Reuse and Mixed-Bit-Width Difference-Frame Data Codec., , , , , , , , , und . ISSCC, Seite 232-234. IEEE, (2020)A Fully Digital SRAM-Based Four-Layer In-Memory Computing Unit Achieving Multiplication Operations and Results Store., , , , , , , , , und 5 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 31 (6): 776-788 (Juni 2023)Threshold Switching Memristor-Based Voltage Regulative Circuit., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 70 (3): 1034-1038 (März 2023)Physical mechanism study of N-well doping effects on the single-event transient characteristic of PMOS., , , und . IEICE Electron. Express, 16 (17): 20190407 (2019)Configurable in-memory computing architecture based on dual-port SRAM., , , , , , , , , und 2 andere Autor(en). Microelectron. J., (2024)Bitline Leakage Current Compensation Circuit for High-Performance SRAM Design., , , , und . NAS, Seite 109-113. IEEE Computer Society, (2012)