( en | de | ru )

 

Disambiguierung von "Chen, Jinghong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Direct Preference Optimization for Neural Machine Translation with Minimum Bayes Risk Decoding.

, , , und . CoRR, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jinghong Zhu

Jinghong Miao

Chen Chen

Chen Chen

Shih Chen Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

Improving hateful memes detection via learning hatefulness-aware embedding space through retrieval-guided contrastive learning., , , , und . CoRR, (2023)A 25-GS/s 4-bit Single-core Flash ADC in 28 nm FDSOI CMOS., , , und . APCCAS, Seite 30-33. IEEE, (2018)Wideband LNA and multi-standard frequency synthesizer for reconfigurable radio., , , und . MWSCAS, Seite 547-550. IEEE, (2014)A 30mW 10b 250MS/s dual channel SHA-less pipeline ADC in 0.18µm CMOS., , , , und . MWSCAS, Seite 1004-1007. IEEE, (2012)A 400-MS/s 10-Bit SAR-Assisted Two-Step Digital-Slope ADC., , und . MWSCAS, Seite 987-990. IEEE, (2023)A 500-MS/s 13-Bit SAR-Assisted Time-Interleaved Digital-Slope ADC., und . ISCAS, Seite 1-5. IEEE, (2019)A Quadrature Frequency Synthesizer with 118.7-fs Jitter, 27.94% Locking Range for Multiband 5G mmW Applications., , , , , und . ISCAS, Seite 1-4. IEEE, (2020)A 22-33 GHz Wideband CMOS LNA Using Low-k Non-inverting MCCRs for 5G mmW Communication Applications., , , , , und . ASICON, Seite 1-4. IEEE, (2021)A 21-Gb/s, 0.96-pJ/bit serial receiver with non-50% duty-cycle clocking 1-tap decision feedback equalizer in 65nm CMOS., , , und . A-SSCC, Seite 1-4. IEEE, (2015)Toward Customized Hybrid Fuel-Cell and Battery-powered Mobile Device for Individual Users., , , , , , und . ACM Trans. Embed. Comput. Syst., 18 (6): 123:1-123:20 (2020)