Autor der Publikation

A 1.2 V 2.64 GS/s 8bit 39 mW skew-tolerant time-interleaved SAR ADC in 40 nm digital LP CMOS for 60 GHz WLAN.

, , , , , , , und . CICC, Seite 1-4. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Dual-Mode Configurable RF-to-Digital Receiver in 16NM FinFET., , , , und . VLSI Circuits, Seite 23-24. IEEE, (2018)Overview of low-power wake-up radio design insights.. CICC, Seite 1-59. IEEE, (2018)A 13-MHz 68-dB SNDR CTDSM using SAB loop filter and interpolating flash quantizer with random-skip IDWA function in 90-nm CMOS., , , und . A-SSCC, Seite 1-4. IEEE, (2015)An 8.5MHz 67.2dB SNDR CTDSM with ELD compensation embedded twin-T SAB and circular TDC-based quantizer in 90nm CMOS., , , , , und . VLSIC, Seite 1-2. IEEE, (2014)A 2.4GHz WLAN transceiver with fully-integrated highly-linear 1.8V 28.4dBm PA, 34dBm T/R switch, 240MS/s DAC, 320MS/s ADC, and DPLL in 32nm SoC CMOS., , , , , , , , , und 5 andere Autor(en). VLSIC, Seite 76-77. IEEE, (2012)32nm x86 OS-compliant PC on-chip with dual-core Atom® processor and RF WiFi transceiver., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 62-64. IEEE, (2012)A 1.1V 50mW 2.5GS/s 7b Time-Interleaved C-2C SAR ADC in 45nm LP digital CMOS., , , und . ISSCC, Seite 76-77. IEEE, (2009)A 1.2 V 2.64 GS/s 8bit 39 mW skew-tolerant time-interleaved SAR ADC in 40 nm digital LP CMOS for 60 GHz WLAN., , , , , , , und . CICC, Seite 1-4. IEEE, (2014)