( en | de | ru )

 

Disambiguierung von "Numa, Masahiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A technique for high-speed circuits on SOI using look-ahead type active body bias control.

, , , , , und . ISCAS (2), Seite 405-408. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masahiro Noguchi

Masahiro Ogawa

Irmtrud Numa

Masahiro Yoshida

Takashi Numaguchi

 

Weitere Publikationen von Autoren mit dem selben Namen

A Novel Layout Approach Using Dual Supply Voltage Technique on Body-Tied PD-SOI., , , , und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 423-432. Springer, (2004)An ultra-low-power supercapacitor voltage monitoring system for low-voltage energy harvesting., , , , und . ICECS, Seite 498-501. IEEE, (2017)A fully integrated, 1-µs start-up time, 32-MHz relaxation oscillator for low-power intermittent systems., , , , , , und . NEWCAS, Seite 1-4. IEEE, (2016)Energy-efficient AES SubBytes transformation circuit using asynchronous circuits for ultra-low voltage operation., , , , und . IEICE Electron. Express, 12 (4): 20141157 (2015)A 1.66-nW/kHz, 32.7-kHz, 99.5ppm/°C fully integrated current-mode RC oscillator for real-time clock applications with PVT stability., , , , , , und . ESSCIRC, Seite 149-152. IEEE, (2016)Detecting tampered regions in JPEG images via CNN., , , , und . NEWCAS, Seite 202-205. IEEE, (2020)An Energy-Efficient 24T Flip-Flop Consisting of Standard CMOS Gates for Ultra-Low Power Digital VLSIs., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 98-A (12): 2600-2606 (2015)A fully-integrated, high-conversion-ratio and dual-output voltage boost converter with MPPT for low-voltage energy harvesting., , , , und . A-SSCC, Seite 1-4. IEEE, (2015)Leakage power reduction for clock gating scheme on PD-SOI., , , , und . ISCAS (2), Seite 613-616. IEEE, (2004)An area-efficient, 0.022-mm2, fully integrated resistor-less relaxation oscillator for ultra-low power real-time clock applications., , , , und . ISCAS, Seite 1-4. IEEE, (2017)