Autor der Publikation

High reliable and fine size of 5-μm diameter backside Cu through-silicon Via(TSV) for high reliability and high-end 3-D LSIs.

, , , , , und . 3DIC, Seite 1-4. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Koyanagi, Mitsumasa
Eine Person hinzufügen mit dem Namen Koyanagi, Mitsumasa
 

Weitere Publikationen von Autoren mit dem selben Namen

Stacked SOI pixel detector using versatile fine pitch μ-bump technology., , , , und . 3DIC, Seite 1-4. IEEE, (2011)Copper Electrode Surface Features and Cu-SiO2Hybrid Bonding., , , , , und . 3DIC, Seite 1-4. IEEE, (2023)Cu-Cu Direct Bonding Through Highly Oriented Cu Grains for 3D-LSI Applications., , , , , , , und . 3DIC, Seite 1-4. IEEE, (2021)High density Cu-TSVs and reliability issues., , , , und . 3DIC, Seite 1-4. IEEE, (2011)Evaluation of alignment accuracy on chip-to-wafer self-assembly and mechanism on the direct chip bonding at room temperature., , , , , , und . 3DIC, Seite 1-5. IEEE, (2010)High reliable and fine size of 5-μm diameter backside Cu through-silicon Via(TSV) for high reliability and high-end 3-D LSIs., , , , , und . 3DIC, Seite 1-4. IEEE, (2011)3D memory chip stacking by multi-layer self-assembly technology., , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2013)A 19nm 112.8mm2 64Gb multi-level flash memory with 400Mb/s/pin 1.8V Toggle Mode interface., , , , , , , , , und 45 andere Autor(en). ISSCC, Seite 422-424. IEEE, (2012)Three-dimensional integration technology and integrated systems., , und . ASP-DAC, Seite 409-415. IEEE, (2009)Growth Optimization of Multi-Layer Graphene for Thermal-TSV Application in 3D-LSI., , und . 3DIC, Seite 1-5. IEEE, (2019)