( en | de | ru )

 

Disambiguierung von "Koyanagi, Yoichi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
25.78-Gb/s VCSEL-based optical transceiver with retimer-embedded driver and receiver ICs.

, , , , , , , , und . OFC, Seite 1-3. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yoichi Kiuchi

Yoichi Otani

Yoichi Ishikawa

 

Weitere Publikationen von Autoren mit dem selben Namen

Fault Tolerant Neural Networks in Optimization Problems., und . FTCS, Seite 412-418. IEEE Computer Society, (1992)Design of Neural Networks to Tolerate the Mixture of Two Types of Faults., und . FTCS, Seite 268-277. IEEE Computer Society, (1993)A 4-channel 10.3Gb/s transceiver with adaptive phase equalizer for 4-to-41dB loss PCB channel., , , , , , , , , und . ISSCC, Seite 346-348. IEEE, (2011)22.7 4×25.78Gb/s retimer ICs for optical links in 0.13μm SiGe BiCMOS., , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)A 10th generation 16-core SPARC64 processor for mission-critical UNIX server., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 60-61. IEEE, (2013)24 to 34-Gb/s ×4 multi-rate VCSEL-based optical transceiver with referenceless CDR., , , , , , , , und . OFC, Seite 1-3. IEEE, (2016)32Gb/s data-interpolator receiver with 2-tap DFE in 28nm CMOS., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 36-37. IEEE, (2013)32Gb/s 28nm CMOS time-interleaved transmitter compatible with NRZ receiver with DFE., , , , , , , , und . ISSCC, Seite 40-41. IEEE, (2013)3.5 A 56Gb/s NRZ-electrical 247mW/lane serial-link transceiver in 28nm CMOS., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 64-65. IEEE, (2016)A 56-Gb/s receiver front-end with a CTLE and 1-tap DFE in 20-nm CMOS., , , , , , , , und . VLSIC, Seite 1-2. IEEE, (2014)