( en | de | ru )

 

Disambiguierung von "Reisis, Dionysios I."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
NEPHELE: Vertical Integration and Real-Time Demonstration of an Optical Datacenter Network.

, , , , , und . ICTON, Seite 1-4. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dionysios Chalkomatas

Dionysios Basdekis

Dionysios Gliatis

Dionysios Logothetis

Dionysios Antonopulos

 

Weitere Publikationen von Autoren mit dem selben Namen

A VLSI architecture for minimizing the transmission power in OFDM transceivers., , , und . ICECS, Seite 308-311. IEEE, (2003)Parallel Robust Absolute Orientation on FPGA for Vision and Robotics., , , , und . ICECS, Seite 665-668. IEEE, (2018)A High Performance VLSI FFT Architecture., , , , , und . ICECS, Seite 810-813. IEEE, (2006)Agora: Agent and market-based resource management for many-core systems., , , und . ICECS, Seite 400-403. IEEE, (2016)Combining Fault Tolerance Techniques and COTS SoC Accelerators for Payload Processing in Space., , , , , , , und . VLSI-SoC, Seite 1-6. IEEE, (2022)An array based system for real time buffer management., und . ICECS, Seite 160-163. IEEE, (1996)The LDPC Challenge in Software-Based 5G New Radio Physical Layer Processing., , und . MeditCom, Seite 312-317. IEEE, (2021)Parallel Memory Accessing for FFT Architectures., , , und . J. Signal Process. Syst., 90 (11): 1593-1607 (2018)Image computations on reconfigurable VLSI arrays., , , und . CVPR, Seite 925-930. IEEE, (1988)A configurable length, Fused Multiply-Add floating point unit for a VLIW processor., , und . SoCC, Seite 93-96. IEEE, (2009)